Ограничения сеточного тока

Для ограничения сеточного тока в цепь сетки катодного повторителя вводится достаточно большое по величине сопротивление Rc (порядка десятка мегом), а выбор типа лампы и режима ее работы подчиняется требованиям создания условий, близких к электрометрическому режиму.

В случае, если требуется более длительное запоминание напряжения, целесообразно применение схемы (рис. 70,6), являющейся развитием схемы, приведенной на рис. 70, а [92]. Схема имеет два катодных повторителя, причем запоминающая емкость С01 в схеме первого из них подключается к его сетке лишь на короткие отрезки времени, второй катодный повторитель с запоминающим конденсатором С02 аналогичен схеме на рис. 70, а. Вначале при запоминании дискрет напряжения входного сигнала ключи K1 и К2 замкнуты и запоминающие конденсаторы фиксируют значение Uex. Однако конденсатор С01 сразу же отключается ключом К1 "от сетки первого катодного повторителя, и изменение выходного напряжения определяется сеточными токами и разрядом С02 через входное сопротивление второго катодного повторителя.

Конденсатор Coi точнее сохраняет запоминаемое напряжение, поскольку его разряд обусловлен лишь сопротивлением утечки Rу и сопротивлением изоляции материала, на котором крепятся контакты ключа К1 Этот конденсатор используется в качестве эталонного и периодически подключается кратковременно ключом К к сетке первого катодного повторителя для подзаряда конденсатора С02 до требуемого значения напряжения. Подобная схема позволяет существенно увеличить длительность запоминания напряжений входного сигнала.

Другой, модификацией схемы, приведенной на рис. 70, а, позволяющей уменьшить в ряде случаев необходимое число выходных схем катодных повторителей, является схема фиксатора, показанная на рис. 70, в [25]. Здесь имеются два запоминающих конденсатора С01 и С02 и два ключа, работающих в противофазе: когда происходит заряд первого из конденсаторов Сои со второго С02 осуществляется считывание ранее запомненного напряжения, и, наоборот, во время считывания напряжения с C0i осуществляется запоминание напряжения в С02 и т. д.

Схемы устройств на рис. 70, а, б, в имеют определенные недостатки, связанные с ослаблением величины поступающего на их вход напряжения, поскольку коэффициент передачи катодного повторителя меньше единицы. Кроме того, в этих схемах имеет место искажение передаваемой величины напряжения, обусловленное влиянием сеточных токов ламп катодных повторителей, а схема на рис. 70, б более громоздка в смысле аппаратурного выполнения.

чтобы передавалась полная величина напряжения, запоминаемого ранее на С01 Цепочка подобных схем имеет выходной каскад лишь на последней ячейке, что упрощает реализацию схемы.

Применяются также более сложные схемы фиксаторов, использующие операционные усилители в различных вариантах задания начальных условий, типичных для моделирующих устройств. На рис. 70, д приведен вариант подобной схемы, Здесь запоминающие конденсаторы С1 С2, Сп предварительно заряжаются через импульсный элемент, не показанный на схеме. Затем, спустя время запаздывания т, запоминающие конденсаторы Сь С2, Сп поочередно подключаются в цепь обратной связи операционного усилителя У параллельно конденсатору Со, емкость которого значительно меньше емкости запоминающего конденсатора; причем С0 необходим только для сохранения значения считываемого напряжения в моменты переключения запоминающих конденсаторов и устранения бросков выходного напряжения усилителя У.

Разряд конденсатора С0 в промежутке между тактами считывания зависит от сопротивления утечки Ry и будет весьма мал, поскольку постоянная времени разряда определяется выражением

где ky — коэффициент усиления операционного усилителя У (обычно не ниже 50 ООО).

Сопротивление Rc служит для дополнительного уменьшения разряда конденсатора С0 в моменты коммутации.

Другим вариантом схемы фиксатора является схема рис. 70, е, которая вначале, когда происходит запоминание входного напряжения и ключ К замкнут, представляет схему инерционного звена с постоянной времени Т = R2C0 (обычно R2 = R). Затем после нарастания выходного напряжения до величины входного ключ К размыкается, и на выходе схемы рис. 70, е сохраняется запоминаемое на конденсаторе С0 напряжение входного сигнала. Постоянная времени разряда запоминающего конденсатора совпадает с выражением (111.51) и весьма велика. Можно также осуществлять коммутацию ключа К после его размыкания на землю (см. пунктирные линии на рис. 70, е), хотя при реально применяемых величинах сопротивлений R = R2 усилителя У (порядка 100 ком—1 Мом) входное напряжение практически не оказывает влияния на выходное напряжение У из-за весьма малого выходного сопротивления операционного усилителя (порядка 1 ом).

Схема, показанная на рис. 70, е, находит также широкое применение при исследованиях импульсных автоматических систем с помощью моделирующих машин непрерывного типа [75]. Характеристики подобных импульсных элементов с фиксатором нулевого порядка были приведены выше и здесь не рассматриваются. Весьма важным для практического применения является также восстановление непрерывной формы сигнала на выходе блоков запаздывания с запоминающими конденсаторами.

Отдельные вопросы восстановления выходного сигнала в подобной импульсной системе уже рассматривались выше (см. гл. I). Здесь будут кратко отмечены соображения, связанные с конкретной реализацией подобных блоков запаздывания.

  напряжения блока запаздывания с запоминающими конденсаторами.

оценивается следующим выражением:

Повышение точности воспроизведения выходного сигнала можно достичь, используя специальные методы восстановления выходного сигнала (см. гл. I), не увеличивая при этом числа дискретных значений и, следовательно, числа запоминающих конденсаторов, воспроизводящих данный участок кривой

оценивается следующим выражением, получаемым по интерполяционной формуле Ньютона [см. 47]:

— значение абсолютной погрешности;

Например, если функция U(t) линейна, то погрешность (111.55) обращается в нуль. При синусоидальной форме входного

Тогда выражения (111.54) и (111.55) записываются в следующем виде:

будут определены далее при конкретном рассмотрении схем блоков запаздывания. Необходимые добавки линейно изменяющегося напряжения формируются в результате образования разности соседних ступенек напряжения

Тогда выходное напряжение интегратора определится выражением

—постоянная времени интегратора.

  поступают на вход делителя напряжения, причем сопротивление R изменяется линейно во времени.

определяемой периодом работы импульсного элемента [см. (II 1.58)]. Поэтому в БРЗ с применением запоминающих конденсаторов и кусочно-линейной аппроксимацией кривой выходного напряжения необходимо автоматическое согласование постоянной времени интегратора или скорости изменения сопротивления Я схемы, приведенной на рис. 72, а, с изменением величины времени запаздывания. Подробное изложение указанных вопросов содержится при описании конкретных схем блоков запаздывания с применением запоминающих конденсаторов.

Необходимо отметить, что более сложные законы аппроксимации (генераторы полиномов) не нашли применения в конкретных разработках блоков запаздывания из-за чрезмерного усложнения аппаратуры и неизбежных погрешностей, имеющих место при получении разностей более высокого порядка.

Таким образом, основным узлом блоков запаздывания с применением запоминающих конденсаторов являются рассмотренные выше схемы ЗУ, представляющие с точки зрения импульсных систем фиксирующие устройства нулевого порядка.

на конденсаторах С0, Сь С2, Сп соответствующих ячеек ЗУ0, ЗУ и ЗУ п. Затем через время запаздывания т второе коммутирующее устройство последовательно считывает запоминаемые значения дискрет входного сигнала. Изменение времени запаздывания т здесь достигается изменением скорости коммутации переключающего устройства.

Второй метод состоит в последовательной передаче входного сигнала вдоль цепочки ЗУ, аналогичных импульсной схеме, приведенной на рис. 70. Управление величиной времени запаздывашя т осуществляется изменением частоты переключения импульсных элементов ЗУ. Рассмотрим блоки запаздывания, построенные на основе каждого из указанных методов.

Блоки запаздывания с последовательной коммутацией ЗУ

Способ запоминания и считывания напряжений с запоминающих конденсаторов иллюстрируется графиками, приведенными на рис. 71.

занимаемого каждой его ламелью:

Совместное решение уравнений (НГ.59)—(111.61) приводит к следующему выражению, определяющему общее время запаздывания:

между зарядом соседних запоминающих конденсаторов на выходе считывающего устройства БРЗ воспроизводится ступенчатая кривая напряжения (рис. 71), что приводит к погрешности по амплитуде и времени запаздывания выходного напряжения.

может быть найдена из формулы (111.62) в виде

определяется конструкцией и параметрами коммутирующего устройства блока запаздывания.

Из формулы (111.64) следует, что максимальная погрешность аппроксимации пропорциональна величине сот и обратно пропорциональна N.

и N уже выбраны и, следовательно, определен коэффициент М:

= 1 сек, так как точка с координатами

оказывается сравнительно небольшой.

и N = 100. Тогда входной сигнал частоты 1 гц может быть воспроизведен с погрешностью в 2% лишь при изменении величины времени запаздывания в диапазоне от 0 до 0,1 сек.

Расширение диапазона воспроизводимых частот входного сигнала и значений величины времени запаздывания в подобных схемах блоков запаздывания обеспечивается применением метода кусочно-линейной аппроксимации ступенчатой кривой выходного напряжения.

найденное формулой (111.63), получим окончательное выражение для максимального значения относительной погрешности

в 10 раз.