Устройства запаздывания с применением элементов цифровой техники

В связи с широким применением в различных областях техники цифровых вычислительных машин целесообразно рассмотреть возможные способы построения устройств запаздывания для непрерывных сигналов из элементов цифровых машин. Не останавливаясь на описании принципа действия отдельных-цифровых элементов, рассмотрим более подробно структурные схемы таких устройств [132].

Простейшая схема устройства запаздывания такого типа представлена на рис. 88, а. Непрерывный сигнал поступает на вход преобразователя Я, на выходе которого получается последовательность импульсов постоянной длительности, следующих с периодом Т. Знак производной входного сигнала определяет величину выходных импульсов. При положительных значениях производной импульс на выходе равен максимальной величине, при отрицательных значениях выходной .импульс равен нулю (рис. 88,6).

Полученная последовательность импульсов подается далее на линию задержки ЛЗ с магнитными элементами, принцип работы которой описан выше в гл. I. В качестве такой линии задержки может быть применен сдвигающий регистр, состоящий из ряда последовательно соединенных ферритовых сердечников, который является одним из типовых элементов цифровых устройств. Имгсульсы сдвига, генерируемые отдельным генератором Г, переносят информацию из каждого предыдущего сердечника в последующий.

которая определяется количеством сердечников и периодом следования сдвигающих импульсов.

Значение этого периода определяется в соответствии с величиной периода Т и обычно выбирается равной величине Т.

Выходная последовательность импульсов поступает на интегратор Я, на выходе которого получается сигнал, близкий к огибающей входного сигнала, но задержанный на время т.

Экспериментальный блок запаздывания, выполненный по рассмотренной схеме, имел регистр, содержащий 1000 сердечников. Период следования импульсов мог изменяться в пределах от 10~2 до 10~5 сек. При этом обеспечивалось значение времени запаздывания т до 5 сек при максимальной разрешающей способности по т до 0,1%.

Вторая схема устройства запаздывания на цифровых элементах (рис. 89) выполняется аналогично схемам с применением запоминающих конденсаторов. В этом случае для запоминания отдельных дискретных значений непрерывного входного сигнала, представленных в двоичном коде, используются регистры. Регистры могут образовывать последовательную цепочку или включаться параллельно. Отдельные регистры могут быть выполнены с применением магнитных элементов с прямоугольной петлей гистерезиса, с применением магнитострикционных линий задержки и других устройств задержки, рассмотренных выше.

Входной сигнал поступает на аналого-цифровой преобразователь АЦП либо непосредственно, либо через инвертирующий усилитель ИУ в зависимости от знака. Знак входного сигнала определяется специальным устройством 03ь которое при отрицательном знаке выдает на выходе единицу, при положительном — нуль. Количество разрядов АЦП определяется требуемой точностью устройства запаздывания и обычно равно 8 или 12. Преобразованный таким образом входной сигнал передается через цепочку, состоящую из п регистров.

При последовательном включении регистров каждое значение величины и ее знак проходит поочередно через все регистры, управление которыми осуществляется с помощью специального управляющего устройства УУ. Импульсы сдвига, частота которых зависит от управляющего напряжения Uyi поступающие от УУ, последовательно переносят информацию из предыдущего регистра в последующий. Если период импульсов сдвига равен Г, а количество регистров X то время запаздывания

Сигнал с последнего регистра подается на цифро-аналоговый преобразователь ЦАП.

При параллельном включении регистров импульсы сдвига управляющего устройства поочередно подключают регистры к А ЦП и каждый регистр хранит отдельное значение входного сигнала и его знак в течение всего времени запаздывания т. Спустя время т регистры поочередно подключаются в том же порядке, в каком на них подавался входной сигнал, к выходному преобразователю ЦАП, осуществляющему преобразование сигнала из цифровой формы в непрерывную. В этом случае время запаздывания также определяется формулой (II 1.70). Так что с точки зрения количества оборудования оба варианта, последовательный и параллельный, равнозначны. Различие имеет место лишь для схемы УУ и коммутирующих цепей.

Выбор того или иного варианта определяется в зависимости от конкретного вида применяемых в схеме цифровых элементов.

Для улучшения формы кривой выходного напряжения применяется устройство аппроксимации У А, принцип работы которого описан ранее. Для получения разности двух соседних запоминаемых значений входной величины необходимо иметь в схеме дополнительный п + 1 регистр. С аппроксимирующего устройства напряжение передается на выход схемы через инвертирующий усилитель, включение которого осуществляется в зависимости от сигнала знакового разряда г-го регистра.

Необходимо отметить, что большой объем оборудования, применяемого при построении таких устройств запаздывания, и сложность схемы не позволяют рекомендовать создание отдельных конструкций данного типа. Но в случае применения цифровых вычислительных машин для моделирования различных объектов с запаздыванием или для управления какими-либо процессами, требующими также применения и устройств запаздывания, оказывается целесообразным использовать часть оборудования вычислительной машины для создания устройств запаздывания по рассмотренным схемам. Применение в этих случаях отдельных блоков запаздывания нецелесообразно ввиду необходимости многократного преобразования сигналов.

определится следующим образом. Входной сигнал, согласно теореме В. А. Котельникова [48], можно квантовать через интервалы времени, не превышающие величину Т0, которая равна

и

= = 628 сек, т. е. почти 10,5 мин, что приемлемо для большинства процессов.